刘成｜上海大学｜学者主页

期刊论文

2026

基于LLM模型的AI误差分析MOSFET测试系统

罗西辉，何远萧，陆韵炜，董亮，刘成

《集成电路与嵌入式系统》

2025

High-Efficiency, Low-Power, Fully Integrated Neural Electrical Stimulation Circuit

Yujiao Wang, Jiahao Cheong, Cheng Liu

Applied Sciences

DOI

2025

A 13.44-Bit Low-Power SAR ADC for Brain–Computer Interface Applications

Hongyuan Yang, Jiahao Cheong, Cheng Liu

Applied Sciences

DOI

2024

包含过渡区的可自动变模数字锁相环

沈祯，刘成

《微电子学》

2024

高增益高驱动能力的基准电压缓冲芯片的设计

王敏聪，刘成

《现代电子技术》

2024

基于电压调控自旋轨道矩器件多数决定逻辑门的存内华莱士树乘法器设计

惠亚娟，李青朕，王雷敏，刘成

《电子与信息学报》

2024

FPGA-Based Lightweight CNN Acceleration System for Real-Time Recognition

Junlei Ju, Cheng Liu

International Conference on Integrated Circuits and Microsystems (ICICM)

DOI

2023

A Low-power CNN Processor for Edge Devices Based on Tight Coupling of CPU and Accelerator

Yuanming Su, Aiying Guo, Cheng Liu, Kai Shen

International Conference on Electronic Information Engineering and Computer Science (EIECS)

DOI

2022

RISC-V processor-based automatic access floating-point computing accelerated dataflow co-processor

Chao-Xing You, Qi-Tong Wang, Han Zhong, Cheng Liu

International Academic Exchange Conference on Science and Technology Innovation (IAECST)

DOI

2022

Hardware Implementation of Optimized LeNet-5

Junlei Ju, Cheng Liu

International Conference on Computational Modeling, Simulation and Data Analysis (CMSDA)

DOI

2017

一种防止错误锁定的延迟锁相环的设计

刘成，郭晓锋，刘静，王正文，黎美

《中国集成电路》

2017

一种低成本高性能张弛振荡器

谢永宜，刘成，江喜平，耿献忠，王帆

《中国集成电路》

2014

便携式超声容积测量仪外围电路设计

刘成

《科技与企业》

2014

便携式超声容积测量仪FPGA系统电路设计

刘成

《电子技术与软件工程》

2010

用于减小总谐波失真的乘法器设计

张晋芳，鞠家欣，刘成，陈后金

《半导体技术》

2010

基于FPGA软核的佩带式心电信号处理系统的设计

刘成，刘娅琴

《中国医疗设备》

2008

低噪声CMOS图像传感器的研究

王旭，刘成

《中国集成电路》

2007

光栅测量系统芯片后端物理设计与实现

王伟，刘成，侯立刚，张健，吴武臣

《微电子学》

2006

深亚微米全差分采样/保持电路设计

刘成，张乃燃，孟昊，侯立刚，吴武臣

《仪器仪表学报》

DOI

预印本

2026

An area and power efficient 16-channel neural signal processor IC with Δ-Σ operator for wireless brain-machine-interface applications

Yaqian Deng, Peng Li, Cheng Liu, Lei Yao

DOI

刘成

精选作品

期刊论文

基于LLM模型的AI误差分析MOSFET测试系统

High-Efficiency, Low-Power, Fully Integrated Neural Electrical Stimulation Circuit

A 13.44-Bit Low-Power SAR ADC for Brain–Computer Interface Applications

包含过渡区的可自动变模数字锁相环

高增益高驱动能力的基准电压缓冲芯片的设计

基于电压调控自旋轨道矩器件多数决定逻辑门的存内华莱士树乘法器设计

FPGA-Based Lightweight CNN Acceleration System for Real-Time Recognition

A Low-power CNN Processor for Edge Devices Based on Tight Coupling of CPU and Accelerator

RISC-V processor-based automatic access floating-point computing accelerated dataflow co-processor

Hardware Implementation of Optimized LeNet-5

一种防止错误锁定的延迟锁相环的设计

一种低成本高性能张弛振荡器

便携式超声容积测量仪外围电路设计

便携式超声容积测量仪FPGA系统电路设计

用于减小总谐波失真的乘法器设计

基于FPGA软核的佩带式心电信号处理系统的设计

低噪声CMOS图像传感器的研究

光栅测量系统芯片后端物理设计与实现

深亚微米全差分采样/保持电路设计

预印本

An area and power efficient 16-channel neural signal processor IC with Δ-Σ operator for wireless brain-machine-interface applications

研究方向